صنع وكيل ذكاء اصطناعي معالجًا كاملًا بنظام RISC-V في غضون 12 ساعة، مستخدمًا طلبًا مكوّنًا من 219 كلمة فقط

ملخص الخبر

* استخدم مشروع Verkor.io نظام الذكاء الاصطناعي الخاص به *Design Conductor* لتوليد نواة معالج كاملة التشغيل على أساس RISC‑V في 12 ساعة.

* الشريحة الناتجة، المسماة VerCore، هي نواة خطية بخمس مراحل بدون ذاكرة تخزين مؤقت ولا تنفيذ متوازي. عند تردد 1,48 غيغاهرتز في عملية التصنيع ASAP7 حصلت على 3261 نقطة في اختبار CoreMark – تقريباً نفس عدد نقاط معالج Intel Celeron SU2300 المحمول لعام 2011.

* يصف المقال تفصيليًا هندسة الخط (التجميع → التشفير → التنفيذ → الوصول إلى الذاكرة → الكتابة)، بالإضافة إلى التحسينات، بما في ذلك الضرب السريع لبوطة‑وولس وموذج مع عقوبة خطوة واحدة للفرع.

* لم تُصنع النواة على شريحة فعلية؛ تم اختبار عملها بمحاكي Spike. يمكن لـ VerCore تشغيل uCLinux في هذا البيئة.

* يشير المؤلفون إلى أن تطوير شرائح عالية الأداء التقليدي يكلف أكثر من 400 مليون دولار ويستغرق من 18 إلى 36 شهرًا مع مشاركة مئات المهندسين، بينما انتهى عمليتهم المستقلة من المواصفة إلى GDSII خلال 12 ساعة فقط.

* تم الكشف في العمل عن قيود النماذج اللغوية الأساسية: أحيانًا تقلل النموذج "من تعقيد" وتقوم بتغييرات مبالغ فيها، وعندما تتفكر حول Verilog يفسرها خطأً كلغة متسلسلة. هذا يعقد تصحيح جداول المشروع.

* للانتقال إلى الإنتاج المتسلسل ستحتاج فرق من 5–10 أشخاص، ويؤدي ارتفاع تعقيد المشاريع إلى زيادة غير خطية لمتطلبات الحوسبة، ما يجعل التوسع التجاري صعبًا.

* يخطط Verkor لنشر الكود المصدري ونصوص البناء بحلول نهاية أبريل ولإظهار التنفيذ على FPGA في مؤتمر DAC.

وبذلك أظهر المشروع كيف يمكن لوكيل ذكاء اصطناعي مستقل تسريع تصميم المعالج بشكل كبير، لكن لا تزال هناك أسئلة حول القابلية للتوسع والموثوقية في الإنتاج الحقيقي.